En utilisant ce site, vous acceptez que les cookies soient utilisés à des fins d'analyse et de pertinence     Oui, j'accepte  Non, je souhaite en savoir plus

Pendant cette période de confinement, l’INSTN maintient autant que possible les formations prévues dans les semaines à venir en distanciel ou en présentiel pour les enseignements pratiques. Pour nous contacter, veuillez privilégier le mail. Protocole sanitaire

Sujets de thèse
Filtrer par critères

DRF : Sujet de thèse SL-DRF-21-0349

DOMAINE DE RECHERCHE
Electronique et microélectronique - Optoélectronique / Sciences pour l’ingénieur
INTITULÉ DU SUJET Français English

Conception d’un nouveau Convertisseur Analogique Numérique auto-calibré par Machine Learning

RÉSUMÉ DU SUJET

Dans les expériences de physique des hautes énergies actuelles et futures (tel le LHC au CERN), les grands détecteurs de particules utilisent des circuits intégrés sub-microniques dont les signaux sont numérisés très en amont de la chaine de traitement et véhiculés loin de l’expérience par des liens ultra-rapides. Le développement de nouveaux convertisseurs analogique numérique (ADC) performants dans des environnements souvent extrêmes, en particulier en termes de radiations est un défi. La tendance a été jusqu’ici d’essayer de rendre les réponses de ces circuits les plus stables et indépendantes des variations de paramètres environnementaux et technologiques. Une autre piste consiste à établir des tables de calibration précises « téléchargeables » dans l’ASIC au cours de l’évolution des conditions ou générées automatiquement par l’ASIC.

Cette génération des paramètres de calibration, dans ou hors ASIC, est envisageable dans le cadre de l’apprentissage automatique ou Machine Learning (ML).

L’approche innovante pour cette thèse est d’appréhender à la fois la complexité matérielle d’un ADC et l’analyse logicielle en réalisant les algorithmes de ML aboutissant à la calibration de l’ADC. Finalement, avec une calibration efficace, il sera même possible d'envisager améliorer les performances de l’ADC en utilisant de multiples voies d’ADC inter-calibrées et ainsi d’atteindre des performances (vitesse de conversion et/ou résolution) inaccessibles à un ADC unique.

INFORMATIONS PRATIQUES
Institut de recherche sur les lois fondamentales de l’univers
Département d’Electronique, des Détecteurs et d’Informatique pour la physique
Systèmes Temps Réel, Electronique d’Acquisition et Microélectronique
Centre : Saclay
Date souhaitée pour le début de la thèse : 01/10/2021
PERSONNE À CONTACTER PAR LE CANDIDAT

Fabrice Guilloux  

CEA
DRF/IRFU/DEDIP/STREAM
CEA Saclay
DSM/IRFU/DEDIP
Bat 141, p10A
91190 Gif Sur Yvette, France

Téléphone : 33169086731

UNIVERSITÉ / ÉCOLE DOCTORALE
PHENIICS
DIRECTEUR DE THÈSE

Philippe Schwemling

CEA
DRF/IRFU/DPHP/Atlas
CEA Saclay
DSM/IRFU/SPP
Bat 141, p57