En utilisant ce site, vous acceptez que les cookies soient utilisés à des fins d'analyse et de pertinence     Oui, j'accepte  Non, je souhaite en savoir plus

Coronavirus - A partir du lundi 16/03/2020, l'INSTN est fermé jusqu’à nouvel ordre Informations

Propositions de post-doctorat
Filtrer par critères

Proposition de post-doctorat : PsD-DRT-20-0043

DOMAINE DE RECHERCHE
Electronique et microélectronique - Optoélectronique / Sciences pour l’ingénieur
INTITULÉ DE LA PROPOSITION

Modélisation des effets de piégeages et des fuites verticales dans les substrats épitaxiés GaN sur Si

RÉSUMÉ DE LA PROPOSITION

Etat de l'art : La compréhension et la modélisation des fuites verticales et des effets de piégeages dans les substrats GaN sur Si font partie des sujets cruciaux d’études visant à améliorer les propriétés des composants de puissance sur GaN : réduction du courant de collapse et des effets d’instabilités de Vth, réduction du courant de fuite à l’état OFF.

De nombreuses universités [Longobardi et al. ISPSD 2017 / Uren et al. IEEE TED 2018 / Lu et al. IEEE TED 2018] et industriels [Moens et al. ISPSD 2017] tentent de modéliser les fuites verticales mais jusqu'à l’heure aucun mécanisme clair n’émerge de ces travaux pour les modéliser correctement sur toute la gamme de tension et températures visées. De plus la modélisation des effets de piégeages dans l’épitaxie est nécessaire à l’établissement d’un modèle TCAD de dispositif robuste et prédictif.

Pour le LETI, l'intérêt stratégique d'un tel sujet est double : 1) Comprendre et réduire les effets de piégeages dans l’épitaxie impactant le fonctionnement des dispositifs GaN sur Si (current collapse, instabilités de Vth…) 2) Atteindre les spécifications de fuites @ 650V nécessaires aux applications industrielles.

Le candidat devra prendre en charge en parallèle les caractérisations électriques et les développements de modèles TCAD :

A) Caractérisations électriques avancées (I(V), I(t), substrate ramping, C(V)) en fonction de la température et de l’illumination sur des substrats épitaxiés ou directement sur des composants finis (HEMT, Diodes, TLM)

B) Etablissement d’un modèle TCAD robuste intégrant les différentes couches de l’épitaxie afin de comprendre les effets d’instabilités des dispositifs (Vth dynamique, Ron dynamique, BTI)

C) Modélisation de la conduction verticale dans l’épitaxie dans l’optique de réduire les courants de fuites à 650V

Enfin, le candidat devra être force de proposition pour améliorer les différentes parties du substrat

INFORMATIONS PRATIQUES
Département Composants Silicium (LETI)
Service Composants pour la microélectronique
Laboratoire de Simulation et Modélisation
PERSONNE À CONTACTER PAR LE CANDIDAT

Marie-Anne JAUD  

CEA
DRT/DCOS//LSM
CEA-LETI, Minatec
17 rue des Martyrs
38054 Grenoble cedex 09

Téléphone : 04-38-78-24-26